先進封裝：誰是赢家？誰是輸家？
近年(nián)來，因為(wèi)傳統的(de)晶體管微縮方法走向了末路，于是産業便轉向封裝尋求提升芯片性能的(de)新方法。例如(rú)近日的(de)行業熱點新聞《打破Chiplet的(de)最後一(yī)道(dào)屏障，全新互聯标準UCIe宣告成立》，可(kě)以說把Chiplet和(hé)先進封裝的(de)熱度推向了又一(yī)個新高(gāo)峰？
那麽為(wèi)什麽我們需要先進封裝呢(ne)？且看Yole解讀一(yī)下。
來源:半導體行業觀察
|
作者:sophie
|
發布時間: 2022-03-07
|
2197 次浏覽
|
分享到:
為(wèi)什麽我們需要高(gāo)性能封裝？
随着前端節點越來越小，設計成本變得越來越重要。高(gāo)級封裝 (AP) 解決方案通過降低(dī)成本、提高(gāo)系統性能、降低(dī)延遲、增加帶寬和(hé)電源效率來幫助解決這些問題。高(gāo)端性能封裝平台是 UHD FO、嵌入式 Si 橋、Si 中介層、3D 堆棧存儲器和(hé) 3DSoC。嵌入式矽橋有兩種解決方案：台積電的(de) LSI 和(hé)英特爾的(de) EMIB。對于Si interposer，通常有台積電、三星和(hé)聯電提供的(de)經典版本，以及英特爾的(de)Foveros。EMIB 與 Foveros 結合産生了 Co-EMIB，用于 Intel 的(de) Ponte Vecchio。同時，3D 堆棧存儲器由 HBM、3DS 和(hé) 3D NAND 堆棧三個類别表示。數據中心網絡、高(gāo)性能計算和(hé)自(zì)動駕駛汽車正在推動高(gāo)端性能封裝的(de)采用，以及從技術角度來看的(de)演變。今天的(de)趨勢是在雲、邊緣計算和(hé)設備級别擁有更大的(de)計算資源。因此，不斷增長(cháng)的(de)需求正在推動高(gāo)端高(gāo)性能封裝的(de)采用。
高(gāo)性能封裝市場規模？據Yole預測，到 2027 年(nián)，高(gāo)性能封裝市場收入預計将達到78.7億美元，高(gāo)于 2021 年(nián)的(de)27.4億美元，2021-2027 年(nián)的(de)複合年(nián)增長(cháng)率為(wèi) 19%。到 2027 年(nián)，UHD FO、HBM、3DS 和(hé)有源 Si 中介層将占總市場份額的(de) 50% 以上，是市場增長(cháng)的(de)最大貢獻者。嵌入式 Si 橋、3D NAND 堆棧、3D SoC 和(hé) HBM 是增長(cháng)最快的(de)四大貢獻者，每個貢獻者的(de) CAGR 都大于 20%。由于電信和(hé)基礎設施以及移動和(hé)消費終端市場中高(gāo)端性能應用程序和(hé)人工智能的(de)快速增長(cháng)，這種演變是可(kě)能的(de)。高(gāo)端性能封裝代表了一(yī)個相對較小的(de)業務，但對半導體行業産生了巨大的(de)影響，因為(wèi)它是幫助滿足比摩爾要求的(de)關鍵解決方案之一(yī)。
誰是赢家，誰是輸家？2021 年(nián)，頂級參與者為(wèi)一(yī)攬子(zǐ)活動進行了大約116億美元的(de)資本支出投資，因為(wèi)他們意識到這對于對抗摩爾定律放緩的(de)重要性。英特爾是這個行業的(de)最大的(de)投資者，指出了35億美元。它的(de) 3D 芯片堆疊技術是 Foveros，它包括在有源矽中介層上堆疊芯片。嵌入式多芯片互連橋是其采用 55 微米凸塊間距的(de) 2.5D 封裝解決方案。Foveros 和(hé) EMIB 的(de)結合誕生了 Co-EMIB，用于 Ponte Vecchio GPU。英特爾計劃為(wèi) Foveros Direct 采用混合鍵合技術。台積電緊随其後的(de)是 30.5億美元的(de)資本支出。在通過 InFO 解決方案為(wèi) UHD FO 争取更多業務的(de)同時，台積電還在為(wèi) 3D SoC 定義新的(de)系統級路線圖和(hé)技術。其 CoWoS 平台提供 RDL 或矽中介層解決方案，而其 LSI 平台是 EMIB 的(de)直接競争對手。台積電已成為(wèi)高(gāo)端封裝巨頭，擁有領先的(de)前端先進節點，可(kě)以主導下一(yī)代系統級封裝。
